

EXAMEN SUR LE COURS DE MICROINFORMATIQUE

Durée : 2 heures. Tous documents personnels autorisés.

1. Le Pentium possède un bus de donnée bidirectionnel de 64 bits. Comment Intel pourrait multiplier par quasiment deux le débit du bus de donnée du Pentium sans modifier la cadence d'horloge du processeur ?

2. Expliquer le traitement réalisé par l'instruction assembleur 68000 :

```
MOVE.L    4(A0),A1
```

3. Le programme suivant est assemblé sans erreur, mais il se produit une exception de type erreur d'adresse lors de son exécution.

```
MOVE.L    #0,D0  
MOVE.L    #$F376CE,A0  
MOVE.W    1(A0),D0
```

3a. Quelle instruction provoque cette exception et pour quelle raison ?

3b. Pourquoi cette erreur n'a pas pu être détectée par l'assembleur ?

4. Un processeur RISC a un bus de donnée de 32 bits et un bus d'adresse de 32 bits.

4a. Ecrire le programme assembleur qui charge la valeur 0x12345678 dans son registre R1 ?

4b. Ecrire ensuite le programme de transfert de R1 à l'adresse mémoire 0x100ABCD ?

5. Un Pentium possède un bus d'adresse externe de 36 bits et un bus de donnée externe de 64 bits. Sur sa puce il possède une mémoire cache de 32 koctets pour les données et une autre complètement séparée de 32 koctets pour les instructions. Que peut-on dire de l'architecture de ce processeur ?

6a. Définir les sigles CISC et RISC.

6b. Le Pentium d'Intel est-il de type CISC ou RISC ?

7. Le compilateur utilisé est une machine à pile. Soit alors l'extrait suivant d'un programme :

```
int i = 0xff;           // int sur 16 bits  
char c = 0x41;  
long int j = 0x1834;    // long sur 32 bits
```

La mémoire disponible pour ces données commence à l'adresse 0xffc53b. Représenter le contenu de la mémorisation des données précédentes pour une machine à bus de donnée de 16 bits en mode Big Endian cadré.